<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Pin">
      <a name="label" val="not S"/>
    </tool>
    <tool name="Probe">
      <a name="label" val="Q"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Q"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(60,280)" to="(60,290)"/>
    <wire from="(430,310)" to="(430,320)"/>
    <wire from="(340,240)" to="(340,250)"/>
    <wire from="(250,240)" to="(290,240)"/>
    <wire from="(360,200)" to="(360,230)"/>
    <wire from="(190,330)" to="(190,360)"/>
    <wire from="(120,280)" to="(120,310)"/>
    <wire from="(460,310)" to="(500,310)"/>
    <wire from="(430,310)" to="(460,310)"/>
    <wire from="(40,330)" to="(130,330)"/>
    <wire from="(40,230)" to="(130,230)"/>
    <wire from="(260,320)" to="(290,320)"/>
    <wire from="(360,250)" to="(380,250)"/>
    <wire from="(360,310)" to="(380,310)"/>
    <wire from="(360,330)" to="(380,330)"/>
    <wire from="(360,230)" to="(380,230)"/>
    <wire from="(40,360)" to="(190,360)"/>
    <wire from="(40,200)" to="(190,200)"/>
    <wire from="(280,260)" to="(280,300)"/>
    <wire from="(180,310)" to="(200,310)"/>
    <wire from="(180,250)" to="(200,250)"/>
    <wire from="(420,320)" to="(430,320)"/>
    <wire from="(280,260)" to="(290,260)"/>
    <wire from="(280,300)" to="(290,300)"/>
    <wire from="(330,250)" to="(340,250)"/>
    <wire from="(330,310)" to="(340,310)"/>
    <wire from="(440,240)" to="(440,290)"/>
    <wire from="(190,230)" to="(200,230)"/>
    <wire from="(240,240)" to="(250,240)"/>
    <wire from="(190,330)" to="(200,330)"/>
    <wire from="(280,300)" to="(280,350)"/>
    <wire from="(180,290)" to="(250,290)"/>
    <wire from="(440,240)" to="(500,240)"/>
    <wire from="(60,270)" to="(60,280)"/>
    <wire from="(340,310)" to="(340,320)"/>
    <wire from="(360,250)" to="(360,270)"/>
    <wire from="(360,290)" to="(360,310)"/>
    <wire from="(190,360)" to="(360,360)"/>
    <wire from="(190,200)" to="(360,200)"/>
    <wire from="(180,290)" to="(180,310)"/>
    <wire from="(180,250)" to="(180,270)"/>
    <wire from="(360,270)" to="(460,270)"/>
    <wire from="(360,330)" to="(360,360)"/>
    <wire from="(190,200)" to="(190,230)"/>
    <wire from="(340,240)" to="(380,240)"/>
    <wire from="(340,320)" to="(380,320)"/>
    <wire from="(120,250)" to="(120,280)"/>
    <wire from="(170,240)" to="(200,240)"/>
    <wire from="(170,320)" to="(200,320)"/>
    <wire from="(60,350)" to="(280,350)"/>
    <wire from="(420,240)" to="(440,240)"/>
    <wire from="(40,280)" to="(60,280)"/>
    <wire from="(240,320)" to="(260,320)"/>
    <wire from="(460,270)" to="(460,310)"/>
    <wire from="(250,240)" to="(250,290)"/>
    <wire from="(180,270)" to="(260,270)"/>
    <wire from="(360,290)" to="(440,290)"/>
    <wire from="(260,270)" to="(260,320)"/>
    <wire from="(60,270)" to="(70,270)"/>
    <wire from="(60,290)" to="(70,290)"/>
    <wire from="(110,280)" to="(120,280)"/>
    <wire from="(120,250)" to="(130,250)"/>
    <wire from="(120,310)" to="(130,310)"/>
    <wire from="(60,290)" to="(60,350)"/>
    <comp lib="1" loc="(240,320)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(500,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Q"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(420,240)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(170,320)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(110,280)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(40,200)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="not S"/>
    </comp>
    <comp lib="1" loc="(420,320)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(500,310)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="not Q"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(40,360)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="not R"/>
    </comp>
    <comp lib="1" loc="(330,250)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(40,230)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="S"/>
    </comp>
    <comp lib="0" loc="(40,330)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="R"/>
    </comp>
    <comp lib="1" loc="(330,310)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(170,240)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(240,240)" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(40,280)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="C"/>
    </comp>
  </circuit>
</project>
